热门关键词:
位置:首页 > 机械文档

一种I2C总线控制器的接口设计

  • 该文件为pdf格式
  • 文件大小:0.96MB
  • 浏览次数
  • 发布时间:2012-04-14
文件介绍:

本资料包含pdf文件1个,下载需要1积分

-种I2C总线控制器的接口设计-种 I2C 总线控制器的接口设计
宋 杰,陈 岚,冯 燕
(中国科学院 微电子研究所,北京 100029)

摘 要:为了实现片上系统芯片与外围设备之间的通信,介绍-种从外围总线(APB)到 I2C 总
线的接口设计。对整个系统按照功能进行了拈划分,阐述了 APB 总线接口的设计和寄存器配置、
I2C 总线控制器中的状态划分和状态机设计以及时钟产生拈的实现。设计中采用了异步先进先出
来同步 APB 总线和 I2C 总线之间的数据交换。 对整个设计进行了功能仿真, 实现了系统在 100 kbps
和 400 kbps 两种工作模式下的数据传输。设计完全满足通信的速率要求。
关键词:I2C 总线;外围总线;状态机;硬件描述语言
中图分类号:TN911.72 文献标识码:A
An interface design for I2C bus master
SONG Jie,CHEN Lan,FENG Yan
(Institute of Microelectronics,Chinese Academy of Science,Beijing 100029,China)
Abstract:In order to implement communication between System On Chip(SOC) and peripheral
device,an interface design for data transfer between Advanced Peripheral Bus(APB) and Inter-Integrated
Circuit(I2C) has been proposed in this article. It first describes the function partition of the whole system.
Then the APB interface design and register configuration are introduced. The design of main
state-machine of I2C bus and the implementation of clock generator are presented. Asynchronous First In
First Out(FIFO) is adopted to synchronize data transfer between APB bus and I2C bus. Finally,the
functional simulation has shown that the design performs well in both 100 kbps and 400 kbps. It
completely meets the requirement for transfer speed.
Key words:I2C bus;Advanced Peripheral Bus;state machine;Verilog HDL

随着以 IP(Intellectual Property)核复用为基础的片上系统(SOC)设计技术的发展,如何应对众多 IP 在实际设
计中的有效互联日益受到人们的重视。I2C 总线[1]
是由 Philips 公司开发的-种双线串行总线,它具有连线少且结
构简单的特点,能够很容易地实现各个拈之间的互联。通过设计 1 个 APB[2]
总线接口,与片上总线进行数据交
换,可以很容易地把 I2C 拈集成到基于高级微控制器总线体系(Advanced Microcontroller Bus Architecture,
AMBA)总线的 SOC 设计中去,从而得到更广泛的应用。
1 工作原理
1.1 I2C 协议简介
I2C 串行总线包含 2 根信号线: 串行数据线(Serial Data, SDA)
和串行时钟线(Serial Clock Line,SCL),这 2 根线都通过 1 个电
流源或 1 个上拉电阻连接到正电源电压。每个连接到 I2C 总线
的设备都有 1 个唯-的总线地址,而且都可以作为 1 个发送器
或接收器使用。其中,主设备负责总线时钟、起始信号及相关
初始化数据的产生,而从设备主要是作为被寻址的对象。典型
的 I2C 总线结构见图 1。
收稿日期:2009-11-30;修回日期:2010-02-04
基金项目:03 重大专项宽带无线应急低功耗管理技术研究”资助项目(2009zx03005-002);863 重点项目无线通信低功耗技术”资助项目
(2009AA012000)
Rp Rp
VDD
pull-up
resistors
SDA
SCL
SCL SDA SCL SDA
device 1 device 2
Fig.1 I2C bus architecture
图1 I2C 总线结构图

正在加载...请等待或刷新页面...
发表评论
验证码 验证码加载失败