基于ADS应用于GPS的低噪声放大器设计与仿真

本资料包含pdf文件1个，下载需要1积分

第 2l卷Vo1．21第 18期No．18电子设计工程Electronic Design Engineering2013年 9月Sep．2013基于ADS应用于GPS的低 噪声放大器设计与仿真唐海玲 ，赵春雨 ，宋家友(1．黄河科技 学院 信 息工程 学院，河南 郑 ,st 450063；2．郑 ,Jl大学 信 息工程学院，河南 郑 州 450001)摘 要 ：设计 了一种应 用于 GPS射频接 收机 中的单端低噪 声放 大器(LNA)，并利 用安捷 伦公 司的 ADS软件对 电路 进行了仿真。电路采用TSMC 0．13 m工艺库模型，仿真结果表明在 1．57 GHz工作频率下，可以实现 0．9 dB的噪声系数 和 2O dB的增益 ，较好的匹配(输入 输 出回波损耗 S11，$22≤～20 dB)，并且在 1．2 V电源电压下功耗仅为 6 mW。

关键词：低噪声放大器；噪声系数；共源共栅结构；仿真中图分类号：TH128 文献标识码：A 文章编号：1674—6236(2013)18—0004—03Design and simulation of LNA in GPS based on ADSTANG Hai-lin ，ZHAO Chun·yu ，SONG Jia—you(1．School ofInformation Engineering，Huanghe Science and Technology cDfe ，Zhengzhou 450063，China；2．School ofInformation Engineering，Zhengzhou University，Zhengzhou 450001，China)Abstract：A low noise amplifer(LNA)for GPS receiver is presented，and we simulate the CMOS LNA on the Aglient S EDAtool SO called Advanced Design System (ADS)．In this paper，a single-end LNA is designed under TSMC O．131~m RF CMOStechnology．Simulation results of the design show that it has the 0．9 dB of noise figure (NF)，20dB of gain，and beterimpedance matching(the input and output return loss S1 1，$22~-20 dB)with only 6mW power consumption at 1．2 V supply.

Key words：LNA；noise figure；CSCG structure；simulation随着深亚微米 CM0S工艺的成熟、CM0S射频集成电路设计的迅猛发展．许多研究机构已经用 CMOS工艺实现了低噪声放大器(LNA)、混频器(Mixer)和压控振荡器(VCO)的单片集成。低噪声放大器作为射频接收系统的第一级 ，其性能直接影响整个接收机的灵敏度 ，因此，各国研究人员进行了许多方向的探索，如噪声优化，低功耗低噪声 ，线性化技术，ESD结构等。

文中重点研究在低功耗下低噪声系数的低噪声放大器，提出了一种简单的单端低噪声放大器结构。可应用于 GPS1575 MHz接收机第一级。

1 设计思路一 个完整的低噪声放大器包括四个部分 ，即偏置电路、输入匹配电路、放大电路和输出匹配电路。针对 GPs 1 575 MHz的窄带应用．并考虑尽可能在低功耗下实现较好的低噪声放大器性能，本文采用一种带源极负反馈的共源共栅结构，如图 1所示。

图中，C 为旁路电容，偏置电路由 M3晶体管 ，R ，风 组成的镜像电流源实现；输入匹配电路由电感 ￡ ，三 和 晶体管的栅源电容 完成；主放大电路采用 M 和 M 组成的共源共栅结构实现，这种结构可以减小密勒效应．减小输出对收稿 日期 ：2013—03—19 稿件编号 ：201303217基金项目：郑州市普通科技攻关计划项目(20120555)作者简介 ：唐海玲 (1966一 )，女 ，河南郑州人 ，硕士 ，高级 工程师。

- 4-图 1 单端LNA电路结构Fig．1 Single-ended LNA circuit structure输入 的作 用 ，提 高隔离度 ；输 出电路 由 ，cd及从 M：看进 去的电容实现。

文中设计的预期指标为：中心频率 1．57 GHz(GPS L1波段 )，增益大于 l5 dB。噪声系数小于 l dB，输入输 出匹配性 能良好，功耗尽可能低。

1．1 稳定性对于一个射频频段放大器来说，一种常用的方法是用稳定性系数 K来判断电路是否稳定。放大器绝对稳定的条件是 ：研究方向 ：通信 网交换技 术与电子通信技术。

唐海玲，等 基于ADS应用于GPS的低噪声放大器设计与仿真J}= >l (1)iAi=ISl S=l-lS12 l『<1 (2)为了提高电路的稳定性，并同时兼顾较小的噪声系数 ，通常在低噪声放大器的输出端附加电阻。

1．2 噪声优化经典的噪声分析是在假定 MOS管尺寸一定的情况下 ，通过最优化源阻抗来实现最小噪声。这种优化方法的一个重要缺陷是没有考虑到功耗，不能达到最大功率传输。本文采用功耗约束下的噪声优化方法 ，通过在输入 MOS晶体管的源端接人一个 负反馈 电感 来实现。

对于一个给定功耗限制的电路，其最优化栅宽为：=手 瓦1 (3)对于该栅宽的器件 ．在噪声约束范围内的噪声系数可表示 为：p~--,1+2．487--[ 】 (4)其 中 为器件截止频率 。

由公式(4)可知，MOS器件截止频率的提高对噪声系数的减小具有重要作用。

2 电路参数选择与优化2．1 理论计算对于图 1所示的电路结构，具体设计步骤如下 ：1)查找 TSMC 0．13 m RF1P6M工艺 ，从 工艺文件可得 ：- 2．8100e-9Vtho=0．3731874 Vgo=617．2818 cm2／v·s由此可得栅氧化层电容= 2．sⅣm2)计算最优化栅宽由功耗约束条件下的噪声公式(3)可得最优化栅宽：1 ~
-400txm t (5)式中。∞为工作频率 1．57 GHz，Rs为5OQ。

3)确定偏 置电压选 定功耗为 6 mW，则 在 1．2 V供 电电源下 ，电流大致 取5 mA。则 由下式确定：=峄 (V．-V )： (6)由上式 可确 定偏 置电压 Vp=0．437 V。

4)计算最小噪声系数计算公式：(7)(8)gm=／z． ，L( m) (9)利用上述公式和公式(4)计算得到，T约为60 GHz，噪声系数约为0．6 dB，满足系统要求。

5)计算 ￡s和 如计算公式：￡ =生 (1O)∞ TLg= 一￡ (11) 。Ls 儿
代人数据得到L。-0．14 nH，L =22．7 nH。

6)偏置电路设计偏置电路中，供电电源为 1．2 V。晶体管 M3基本上是 M1形成的电流镜，并且它的宽度是 M1宽度的几分之一，本文取十分之一，从而使偏置电路的附加功耗减到最小。根据公式：(12)计算得到 为 1 525。偏置电阻R 选择足够大，所以它的等效噪声电流可以忽略。对于 50 Q系统，几百欧至一千欧姆左右的值比较合适。一般选为2 kQ。

此外，还在电路输入端加入隔直电容 以防止对 M1栅源偏置影响。 取值大小一般为在信号频率时其电抗可以忽略，并且常常用片外部件来实现，这里取 lO pF。输出端加一调谐负载，使其谐振在 1．57 GHz。

2．2 仿真优化利用 ADS构建的低噪声放大器的电路原理图，对 电路参数进行调试并优化后，电路仿真的直流偏置电流约为 5 mA。

优 化仿 真 调试 时 ，先 对 放 大 器 的 4个 基 本 电路 (偏 置电路 、放大电路、输入匹配和输出匹配)分别调试优化 ，最后再对整体电路进行优化 ．得到最优电路性能。电路稳定性 的调试优化 ，在共栅 MOS管的输 出端串联一个约 32 Q的电阻 3。仿真结果表明，电阻 的加入使得 值总小于 1。电路 是稳 定 的 。为 了使 输 出阻 抗 匹配 到 50 Q，通过Smith圆图完成匹配。本次设计中．采用在输出端串联 电容完成 。

3 仿真结果分析图 2一图 6是仿真结果 ：图 2电路稳定性仿真结果显示。在电路输出端串联电阻R 后电路的稳定性明显得到提高。图3单端结构增益仿真结果显示，在频率为 1．57 GHz处，电路增益 52 约为20 dB。图4单端输出端 口噪声系数仿真结果显示，电路输出端的噪声系数 nf(2)约为 O．9 dB。图 5和图 6分别是输入输出反射系数仿真结果 。输入反射系数 S 和输出反射系数 ．S 分别为一39 dB和一30 dB。

4 性能参数对比表 1列 出了本文设计结果与一些具有里程碑性文章的重要参数对比。

- 5-、《电子设计工程12013年第 l8期f req／GHz(b)加入串联电阻f b)added series fe si st ancc R 3图2 稳定性仿真结果Fig．2 Stability simulation results；一 .

／／ -／ _ ‘.

／ l_ ．a2
(S
I2：5 70G：Hzfreq：l dB S 1 0
． 1 23 { ， )=2． 卜? l lf图3 单端增益 S： 仿真结果Fig．3 Single—ended gain$21 simulation results【 m3 1_5 70GHz f I nf(2)=0．911 I～ ／ m3— 一 — —
～ ～ T — —一J图4 单端输出端口噪声系数nf(2)Fig．4 Single—ended output port noise coeficient nf(2)- 6-freq／G~z图5 单端结构输入反射系数 SFig．5 Single—ended input reflection coeficient Sf req／GHz图6 单端结构输出反射系数 SFig．6 Single—ended output reflection coeficient S∞表 1本设计与文献中CM0S工艺 LNA性能参数对比Tab．1 Comparison of performance parameters of LNA CM 0Sprocess with literature5 结束语文 中完成了对 1．57 GHz低噪声放大器的设计 与仿真 ，给出了详细的设计步骤。仿真结果表明．所设计的低噪声放大器满足设计指标，从性能参数的对比可以看出，本文设计的低噪声放大器达到了较好的性能。

参考文献 ：?1 Siveonen P，et a1．Analysis and Optimization of PackagedInductively Degenerated Common-Source Low-Noise Ampliferswith ESD Protection[J]．IEEE Transactions on MiemwaveTheory and Techniques，2005.

[2】Leroux P，Janssens J，Steyaert M．A 0．8一dB NF ESD—Prote—cted‰ W CMOS LNA Operating at 1．23 GHzIJ】．IEEE Journalof Solid—State Circuits，2002(6)：760—765.

『3】CHENG Kuo-hua，CHU Hsin，JOU C F A novel 2．4 GHz LNAwith digital gain control using 0．18 um CMOS[C]／／MicrowaveConference Proceedings，2005，Asia-Pacifc，IEEE，2005：4—7.

【4J Mou Shouxian，zhang Naibo，Chert Guican．Design of theCMOS Low Noise Amplifier in the GPS Recei[C]／／2001 4thInternational Conference On ASIC，2003：83 1—833.

【5】魏玉香，李富华．ADS下cM0S低噪声放大器的设计优化 .

电子技术 ．2008(3)：176—178.

WEI Yu—xiang，LI Fu—hua．Design and optimization of CMOSlow noise amplifer based on ADS[J]．Electronic Technology，2008(3)：176—178.

[6] Ma Wei，Jiang Jin—guang，Liu Jing—nan．High performancediferential CMOS LNA design for low-IF GPS receiver fN1.

Journal of Southeast University (English Edition)，January2009：26-30.

足 e融 蛐阻明 电虹联串 加未 lH) S 0a