浅谈电子称重仪表的抗干扰试验测试及设计要点

本资料包含pdf文件1个，下载需要1积分

曩 1.， 嬲 · · · · · · ·..： ：：I.-： ： .：： ： .：： ："'Examination t §9 口PExaminationres u. 1. ： ： ： ： ： l ji：i j；；§2第42卷第7期别输入 10d及接近 max的信号进行试验。严酷等级为 3级 (空气放电 8kV，接触放电6kV)；放电至少 10次，时间间隔 ls。受试仪表应不产生大于1d的变差或能处理的显著增差。

1.4 l 频磁场发生器 (PMS)模拟：I 频电力线所构成的磁场 (如大型变压设备附近的磁场)对仪表产生的影响。

1.5 电快速瞬间脉冲群 (EFT/B)模拟设备附近或电网中发生感性负载时导致的脉冲干扰。输入 1Od或除零点外最小负荷值进行实验，严酷等级 2级 (脉冲幅度 lkV)，测试实施于供电回路，分别进行正负极性试验 ；实验持续时间不少于 30s(或 100个脉冲群)；实验应在室温下进行。受试仪表应不产生大于 1d的变差或能处理的显著增差。

1.6 短时电源电压跌落 (DIP/i)模拟电网中接人大功率的设备引起的电网电压和短时中断现象，主要测试仪表的性能稳定性 ：分别输入 lOd及接近 max的信号进行试验；每隔1Os使试验电压发生器在半周期将供电电压跌落到0”，进行 10次；每隔 1Os使试验电压发生器在半周期将供电电压跌落到 50”，进行 10次；受试仪表应不产生大于 1d的变差或能处理的显著增差。

1.7 射频场传导 (Cs)指外界低频电磁场通过耦合在电缆上产生感应电流或电压，沿着电缆进入仪表内部 ，考察仪表抗干扰能力，相当于在将仪表电源加入规定的电磁波信号 lOd或除零点外最小负荷值进行实验。

干扰源为射频幅值 (50n)10V (e.m.f)，频率范围为 0.15MHz～80MHz，调制 80%AM，lkHz的正弦电磁波。

判断标准：当仪表处于干扰诚时。判断其合格的标准为不发生显著增差或检测出显著增差但没有跟其他信息混淆。此规定可理解为发生显著增差时，增差的变化量不计，仪表能迅速恢复，恢复后示值变化量不大于e，恢复时间不太长，可判定为合格；若不能迅速恢复或连续出现显著增差r/1JlJl定为不合格。

2 抗干扰设计中应重视的问题和解决办法2.1 PCB及电路抗干扰措施印刷电路板的抗干扰设计与具体电路有着密切的关系，这里仅就 PCB抗干扰设计的几项常用措施作-些说明。

2.1.1 电源线设计：根据印刷线路板电流的大小，尽量加粗电源线宽度 ，减少环路电阻；同时，使电源线 、地线的走向和数据传递的方向-致，这样有助于增强抗噪声能力。

2.1.2 地线设计 ：在单片机系统设计中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合来使用，可解决大部分干扰问题。单片机系统中地线结构大致有系统地 、机壳地 (屏蔽地)、数字地 (逻辑地)和模拟地等。

在地线设计中应注意以下几点：①正确选择单点接地与多点接地 ；②数字地与模拟地分开 ；③接地线应尽量加粗；④接地线构成闭环路。

2.1.3 退耦电容配置 ：PCB设计的常规做法之-是在印刷板的各个关键部位配置适当的退耦电容。退耦电容的-般配置原则为：①电源输入端跨接 10 F～100 F的电解电容器，如有可能，接 100 F以上的更好；②原则上每个集成电路芯片都应布置-个 0.01pF的瓷片电容，如遇印刷板空隙不够 ，可每 4个 ～8个芯片布置-个 lpF～lOpF的钽电容 ；③对于抗噪声能力弱 、关断时电源变化大的器件，如 RAM、ROM存储器件 ，应在芯片的电源线和地线之间直接接入退耦电容；④电容引线不能太长，尤其是高频旁路电容不能有引线。

2.1.4 在印刷板中有接触器 、继电器 、按钮等元件时，操作它们时均会产生较大火花放电，必须采用 RC电路来吸收放电电流。-般 R取1kn ～2kQ，c取 2.2 F～47 F。CMOS的输入阻抗很高，且易受感应，因此在使用时，对不用端要接地或接正电源。

2.2 输入 /输出的电磁兼容性设计在单片机系统中输入 /输出也是干扰源的传导线和接收射频干扰信号的拾检源，称重仪表设计时-般要采取有效的措施：①采用必要的共模 /差模抑制电路 ，同时也要采取-定的滤波和防电磁屏蔽措施以减小干扰的进入；②在条件许可的情况下旧能采取各种隔离措施 (如光电隔离或者磁电隔离)，从而阻断干扰的传播。

23 单片机复位电路的设计在单片机系统中，看门狗系统对整个单片机 l 0搿 # ≈· · · · · · · · · · · · · · · · · · · · · · · ·· e · · · · · ： .： ： ： ： ： ：： ："'Examinationrejsf ◇ ## # # # # J J i