一种基于FPGA控制的新型CCD驱动电路设计

电荷耦合器件(charge-coupled device，CCD)是-种电荷藕合式光电转换器件，其驱动器有 2种：-种是面阵 CCD，在脉冲作用下 CCD器件输出模拟信号，经后端增益调整电路进行电压或功率放大再送给用户；另-种是线阵 CCD，在面阵CCD基础上还包含将其模拟量按-定的输出格式进行数字化的部分，然后将数字信息传输给用户，通常的摄像机即指后者，外加机械扫描装置即可成像。

光线如果过强或过弱，都会使 CCD光敏单元产生过饱和或不饱和的电荷，使输出的模拟信号不能满足要求，不能真实反映被测物体的位置信息，影响最终结果 J，因此 CCD系统输出的信号峰值被限制在-定范围内，设计应该考虑到上述问题。基于上述，本文介绍了-种基于 field-pro-grammable gate aray(FPGA)，现成编程 门阵列)控制的新型线阵 CCD驱动电路设计方法。

1 工作原理分析1.1 系统设计- 个以线阵CCD为传感器的成像系统电子设计至少应包括 3个部分：1)CCD时序产生；2)CCD输出信号中噪声抑制；收稿日期：2012-10-1l作者简介：王锦毅(1975-)，男(汉)，辅福州人，讲师，硕士，研究方向：通信与信息系统第 1期 王锦毅：-种基于FPGA控制的新型CCD驱动电路设计 533)计算机接口电路；其功能是将量化后的CCD输出图像信号存人计算机中，以供分析和处理。

本设计使用匀速转动的图片来成像，系统总体结构如图 1所示。

TH7834C XRD98L56 PC19052图1 系统结构框图Fig.1 System structure diagram1.2 工作原理CCD的基本功能是电荷的存储和转移，在工作过程中主要是信号的产生、存储、传输和检测，在结构上 由感光区转移区和输出单元 3部分组成。

1.3 抑制噪声方法CCD器件在工作时会产生几种噪声：光线进入时的光子散粒噪声 ；电荷移动时产生的界面态俘获噪声；输出信号产生复位噪声。另外还存在暗电流噪声、低频噪声和高频噪声 J。本设计采用如下处理方法：1)CDS(correlated double sampling，相关双采样)技术：能抑制复位噪声。

2)降低温度：当温度在 -50℃ --30℃时，暗电流噪声可以忽略不计。

3)信号补偿：设计-种补偿信号，用LPF将其与样值信号差分输出，该方法是传统的信号处理电路，比较简单，有利于抑制高频噪声。

4)在电路中增加滤波器件，消除电源纹波，减少关键电路的走线。

本设 计在 电路 中增加 低通滤波 器，采用XRD98L56芯片，具有相关双采样电路和自动偏置校正电路，对复位噪声和暗电流噪声有很好的抑制作用。

2 驱动电路设计本设计采用 FPGA编程来控制 CCD器件TH7834C，并利用 XRD98L56芯片来采集 CCD器件发出的图像信号，同时选择了PCI9052作为接口芯片将采集设备连接到 PCI总线上。

2.1 TH7834C结构和工作方式TH7834C是线阵 CCD器件，其结构框图不再赘述，图2是其工作波形。

图2 TH7834C工作波形Fig.2 Th7834c work waveform该线阵 CCD在工作过程中需要下述 4种重要的时钟波形：1) P：转移时钟，高电平时转移栅是打开的，光生电荷被转移到移位寄存器中；低电平时转移栅是关闭的，将移位寄存器和光生电荷存储区隔离开，CCD在 P的下 降沿后开始输 出行数据。

2) R：复位脉冲。在其高电平期间，将输出电压恢复到原始的高电平。

3) Ll， L2：控制移位寄存器的工作时钟，使寄存器中的电荷按-定顺序-定方向输出。该芯片有 2个主时钟是因为它是两相的结构。

4) Ls：TH7834C所特有，能加速寄存器输出电压的产生，从而加速视频信号的输出。

本文研究的目的就是要产生上述时序波形，方法有专用 Ic芯片法、EPROM 法、单片机法和可编程逻辑器件法等等 J。采用专用 Ic芯片驱的优点是成度高、功能强、使用简单方便，但不是所有的 CCD芯片都有相应的专用芯片，而且增加了产品成本；EPROM驱动法事先存放驱动 CCD的所有时序信号数据，虽然调试方便但较复杂不够灵活，而且结构尺寸偏大；单片机驱动调节时序灵活方便、编程简单，但致命的缺点是速度慢无法满足 CCD的需求。

由于 FPGA能够并行完成各种任务，在生成驱动CCD的时序的同时还能完成其它数字信号处理的控制功能，而且 FPGA可靠性高、快速、低价格、低功耗、易于开发、能随时方便修改设计并且独立使用 。所以本设计采用FPGA编程来产生 CCD的时序。

54 辅工程学院学报 第 lI卷2.2 CCD输出信号处理CCD输出信号中含有多种噪声，其中对图像质量影响较大的噪声为复位噪声、暗电流噪声、高频噪声。要抑制这些噪声必须有专门用于处理CCD输出信号的集成芯片，设计采用的是 EXAR公司的CCD信号采集芯片 XRD98L56，它具有的相关双采样(CDS)、可编程增益放大器(PGA)、自动暗电平校正、ADC模数转换等功能，而且能够很好抑制噪声 。

1)相关双采样(CDS)：用于对复位噪声(KTC噪声)进行抑制。

2)可编程增益放大器 PGA(programmablegain amplifer)：当进入光线强弱变化时，CCD产生的信号随之变化，因此只能控制信号的增益，并调节偏置电压的大小，才能使产生的图像亮度和对比度在标准范围之内。

3)暗电平 自动校正：在工作中我们希望视频输出信号的暗参考电平保持稳定，但很困难，因为外界环境经常会发生变化，比如光照强度、温度、电压不稳等都会导致电平出现波动♀决这种问题的办法就是进行直流电平的缓慢恢复。CCD输出的视频信号在开始或结束部分分布着多个不同的暗电平参考像素。当出现这些像素时芯片就控制 CLAMP信号提高，再配合设置耦合电容的参数，就能将-行的暗参考电平维持恒定。

4)调整输出信号的偏置：在光线很弱情况下，即使调高信号的增益，输出的视频电压仍然较低，可能低于 ADC参考电压，引起图像失真。要提高在该环境下的灰度分辨率，使得输出的暗参考电平高于ADC参考电压，不能仅调整增益，还要调整输出视频信号的偏置电压。图 3为XRD98L56芯片中CDS与 PGA原理框图。

- r-] 偏置调整Ij串行 r---- 接13 l图3 CDS和 PGA原理框图Fig.3 Schematic diagram of CDS and PGA图3显示，CDS对CCD输入的信号进行2次相关采样，将 2个采样电平经差分放大器输出，得到的信号就是真实的视频信号。这-过程把与参考电平和信号电平都相关的复位噪声滤除了，而且对低频噪声也有-定的滤除效果。由于光强、温度、供电电压的缓慢变化都会使视频输出信号的暗参考电平出现波动，会影响到图象的质量，因此还需要通过暗电平自动校正把电平保持在-个固定电平上，再经过 PGA调节后将信号再送到ADC中。由于CCD输出信号与光照强度有关，就需要对信号进行增益控制以满足亮度和对比度要求。再控制偏置电压使处理后的视频信号电压高于ADC参考电压以减少图像失真，最后经过缓冲器输出信号。

2.3 PCI9052接口芯片本系统所用 CCD的输出速率高达 20Mbit/s，数据采集卡采用 PCI总线与计算机接口，采集卡需要插在 电脑中，我们采用的 PCI接口芯片是PCI9052。本采集卡结构如图4。

图4 PCI数据采集卡结构图Fig.4 Hardware structure of PCI data acquisition cardPCI9052是-款基于 PCI总线的从接 口芯片，它能实现本地总线与 PCI总线的接口，用户不需要了解复杂的PCI总线协议。用户对其进行编程可以实现与多路复用或非多路复用的局部总线相连。如果设置成8位和 l6位模式还能实现PCI总线和 ISA总线的连接。其工作流程如下：(1)启动初始化在计算机启动后的自检时，控制 PCI总线的RST#信号复位，初始化PCI9052内部寄存器。同时PCI9052输出本地复位 LRESET#信号并检测EEPROM，如果串行 EEPROM存在并且前 48位不全为 1，那么 PCI9052加载 EEPROM的内容送到内部寄存器；如果没检测到EEPROM就使用默认值。PCI9052的内部寄存器只能通过 EEPROM或主机 CPU进行改写。

第 1期 王锦毅：-种基于FPGA控制的新型CCD驱动电路设计 55(2)数据读取时序分析在数据传输中，PCI总线经由 PCI9052读局部总线。所以 PCI9052对 PCI总线来说是从设备，对局部总线来说是主设备。以单个数据读取为例，PCI总线读过程大致如下：首先观察 PCI总线信号时序图。计算机通过 PCI总线发出读请求信号，FRAME#低电平有效表示读的开始；AD[31：0]引脚是地址数据复用的引脚，读开始后先输出地址信号后再等待要读取的数据；随后 C/BE[3：0]输出读总线命令，产生字节使能信号；紧接着当PCI总线准备好后IRDY#有效，便可以读取数据。①再考察 PCI9052接收信号时序图，在地址从PCI总线发出后，PCI9052为主设备开始读取数据。只有地址选通信号ADS#出现H-L-H电平的变化，才说明在地址总线 LA和 LBE上出现的地址有效，LRDYi#为数据准备好的信号，在准备好后数据线送入 PCI9052内部 FIFO寄存器中再送到PCI总线上，并置PCI总线应答信号TRDY#有效，完成读数据的流程。

2.4 FPGA的工作2.4.1 控制 CCD驱动电路FPGA控制将数据采集卡中保存在存储器RAM里的图片信号送到计算机主机的硬盘中，其工作流程如下：在-片 RAM空间被存满数据需要读出后，驱动电路发出读取信号，FPGA收到后让采集卡回应该信号，使采集卡尧出允许读取该 RAM的信号，然后通知 PCI9052读取 RAM中数据，编程的方法可以是中断或查询。

2.4.2 控制PCI接口芯片PCI90521)提供时钟信号 LCLK送 PCI9052。用 FP-GA可以改变频率，进而改变 PCI9052的读入速率。

3)控制中断触发引脚 LINTil和 LINTi2，即采用中断方式接收采集卡数据。当-片 RAM数据被填满，信号通过中断触发引脚引起 PCI9052的PCI中断，然后由程序控制读取采集卡中 RAM的图像数据。

采集卡中-片RAM数据是否填满设置-个状态位，由FPGA来改变该位，计算机的应用程序每完成-次读取任务都要再次检查该状态位，如果发现 RAM数据再次填满就要再次进行-次读取任务。

5)地址选通 ADS#，当地址线上输出有效的地址信号时 ADS#将有上升沿变化，由于所选用的双口RAM的最大存取时间为 25ns，当 FPGA检测 ADS#的上升沿变化后，至少要等 25ns后将数据准备信号 LRDYi#拉低，告知 PCI9052可以读数据。

3 驱动程序设计3.1 TH7834C驱动时序本设计的驱动电路程序设计也是采用现成编程技术。

TH7834C是采用二相驱动脉冲工作，时序电路需产生 4种脉冲，即行同步脉冲 P、电荷转移脉冲 L、寄存器末端加速脉冲中Ls、输出复位脉冲dOR。 TH7834C器件正常工作时，每行输出 l2000个有效像素、148个虚假像素和24个暗参考像素，所以-个扫描行总共应包含 12 172位像素时钟周期，④又因为采用四口并行传输，所以在-个周期内至少要有 3 043个 L脉冲。即 P周期大于 3 043个 L周期，图5为 TH7834C驱动时序的结构图，其中各个拈都是用 VHDL来写的。

首先输入40 MHz的脉冲时钟信号，经过 8分频器 DIV MODULE产生5 MHz时钟信号，用于控制计数器 COUNTER-MODULE，每计数 3 600作为-个周期，输出-个脉冲，得到脉冲信号P；同时，在周期内前300输出为高电平，其余为低电平，将该输出信号与计数器控制端 Control进行逻辑或运算，控制端的输出与 P具有相同的周期，就能得到电荷转移脉冲 l、 和 Ls。R-MOD-ULE是复位拈，用于产生 CCD驱动复位信号，通过编程让该拈设置为以0到7的循环增加作为-个周期，再恢复到0，4、5输出高电平，其余拉低。图6为在MAXPLUS lI中的仿真结果。

① EXAR Corporation.XRD98L55/98L56 CCD Image Digitizers Datasheet，2001。

② KrissMiehael，Parulski Ken，David Lewis.Critical technologies for stil imaging system，SPIE，1989：157-183。

③ Fairchild Imaging Inc.CCD 442A 2048 x 2048 Elem ent Full Frame Image Sensor，Fairchild Imaging Ine，2004。

第 1期 王锦毅：-种基于 FPGA控制的新型CCD驱动电路设计 57图 1O 转台转速快时的成像Fig.10 Images taken at a high speed图 ll 转台转速慢时的成像Fig.11 images taken at a slow rotation sI'eed4.4 结果分析从实验后生成图像可以看出，图像稍模糊，需要进-步改进，但并不妨碍设计思想的先进性。

图像模糊原因有2个 ：1)电路生成的驱动时序很难达到 CCD工作处于最佳状态的时序要求。

2)CCD电路时钟信号的电磁辐射会导致输出图像的质量下降，电路工作速度过快也会导致数据的出错。

5 结语本文提出了-种新型的基于 FPGA控制的CCD驱动电路，采用了灵活性强的FPGA技术来实现CCD的驱动时序、采样和信号输出，使系统小型，容易修改并能独立使用；采用 VHDL语言使电路设计简单化，直观化；采用PCI总线，使电路能迅速完成采集和传输，稳定性高。通过仿真系统的验证，说明本设计方法的可行性，为光学拍摄系统开辟新的途径提供参考。