基于Walsh函数的同时多频信号采集系统设计

本资料包含pdf文件1个，下载需要1积分

Design of a multi-frequency-one-time signal acquisition systembased on Walsh functionZhao Jinchuang，Li Xianyu，Qiu Bin，Fu WenlifCollege of Computer and Electronics Information，Guangxi University，Nanning 530004，China)Abstract：To acquire the impedance of diferent tissues and organs at the same time in diferentequency，this paper designsa multi-equency-one-time fMFOT1 signal data acquisition system base on of Walsh function.In the design，AD9240 is selectedas sampling ship，Cyclone IV EP4CE1 15F29C7N FPGA is used to constmcte FIFO as sampling data buffer.The data in the FIFOis transfered to the computer through the serial port to realize waveform recovery.Experimental results show that the data acquisi-tion system can acquire the multi-frequency-mixed signal correctly。

Key words：Walsh function；multi-equency-one-time；FPGA同时 多 频 生 物 电 阻抗 测 量 技 术 MFOT-BEITfMFOTBioelectrieal Impedance Measurement Technology)依据 人体不 同 组织 、器官 具有 不 同 阻抗 的 原理 ，通 过体 表 电极 同时注 入微 小 的安 全 混 频激 励 电流 检 测 电极 测量 组 织 表面的电压，通过测得的电压信号计算出组织或器官的阻抗 变化。MFOT技术能 克服 多频分 时测量 时受组 织 、器官 内血流变 化影 响 的不 足 ，是 目前 的研究 热 点 。为满 足生物电阻抗测量系统同时多频激励的要求 ，目前已出现了 的多种 同时多频 激 励源 ，基 于 walsh函数 的同时 多频混合信号激励源就是其 中的-种i21。因 wa1sh函数激励源易于用 FPGA硬件实现同步信号生成，所以是-种很有发 展前 景 的 MFOT激 励信 号发生 器 。

为 了采 样 基 于 Walsh函数 的 同 时 多 频 信 号 ，本 文设 计 了 由 Cyclone IV EP4CE115F29C7N FPGA 和 高 速A/D转换器 AD9240构成的数据采 集系统。该系统能基金项 目：国家 自然科学基金项 目(60762001)；广西大学科研基金资助项 目fxjz110647)24 欢 迎 网 上 投 稿 .corn对输 入的信号进行正确采样 ，并在计算机 上恢 复出其原 始 波形 。

1 Walsh函数 同时多频信 号产 生原理Walsh函数系是-组 正交 函数 系 ，可表示 为 WAL(n，t)，其中 /'t表示阶层 ，t表示时间∩以用奇函数 SAL(n，t)和偶 函数 CAL(n，t)表示为l 2I：fSAL(n，t)WAL(2n-1，t) ，CAL(n，t)WAL(2n，t) 、当 n2 ，即 SAL(n，t)SAL(2 .t)时，Walsh函数是- 系列 占空 比相 等 的方 波 ，它们 的频率 成倍 数增 长 。基于 Walsh函数 的同时多频信号由 SAL(2 ，t)依照式(2)求得 ： P 1f(p，t)Sgn 1∑SAL(2 ， )1 (2)L k1 J其 中 ，P是 阶数 。图 1所示 为 当 P：7时 ，7阶 Walsh函数构成的多频混合信号 ，它包含了 ， ， ， ，16fo，3 ，64f0 7种频 率 的方 波 ，其 中基波 为. 。

《电子技术应用》2013年 第39卷 第6期Embedded TechnologyD 8 16 24 32 40柏 56 64 72 即 明 孵 104112120128tk XTo/128图 1 7阶 walsh函数构成 的多频混合信号2信 号采集 系统构 成多 频混 合信 号采 集 系统 主要 由两 部分 组 成 ：- 是 以AD9240为 中心 的前 端 信 号 处 理 和 采 样 部 分 ；二 是 以FPGA为 中心 的数据 缓存 、预 处理 、传 输 以及信 号控 制部分 ，系统 结构 如 图 2所示 。

- 图 2数 据 采 集 系统 结 构 框 图初 始 信 号 首先 经过 由 OPA657构 成 的 电压 跟 随器 ，减小输出阻抗 ，以提高电路带负载能力 ；信号通过 A/D驱动器 和高速 采样 芯片 AD9240，实现 电压 的模/数 转换 ；采样后的数据缓存至 FIFO，然后进行-些简单 的数据 预处 理 ，最后 通过 串 口传 输 到计算 机进 行波 形 的恢 复和阻抗 的计算 。

3 系统主 要拈设 计3.1采样 电路 设计采 样 电路 如 图 3所示 。电路 以 AD9240为采 样芯 片 。

AD9240是-款 14bit并行输出 、转换速率最高可达 10 MS/s的模/数 转 换 芯 片 ，具有 采 样 精度 高 、转 换 速度 快 、功 耗低 的特点[3l。AD9240在 差分输 入 时性 能 是最佳 的 ，故 本系统 采用差 分放 大器 AD8138作 为 AD9240的驱动 。

本 系 统采 用 内部 参考 电压 ，将 AD9240引 脚 SENSE与引 脚 REFCOM 直 接 相连 ，可 以将 输 入 电压 范 围 设 定为 -2.5 V～2.5 V。

3.2 FPGA设计本 系 统 中 FPGA采 用 Altera公 司 生 产 的 Cyclone IVEP4CE115F29C7N，它 的 主要 作 用是 产 生 采样 时 钟 、存 储A/D转换数据以及实现串口通信。

3.2.1采 样 时钟 的产 生设计 中 AD9240的采 样频 率 由 FPGA通 过 软件 分 频的 方式 产 生 ，FPGA 的最 高 系 统时 钟 CLK为 50 MHz，实际使 用 时依 据 具 体情 况 调 节分 频 系数 即可 得 到合 适 的采样频率。图 4为 FPGA输 出的采样频率波形。

图 4 FPGA输 出采 样 频 率波 形 图3.2.2 FIFO 设 计FIFO的 读写 速 度 比较快 ，且 读 写 方 便 ，故本 系统通 过 FIFO来 实现 采 样数 据 的存 储 。通 过 FPGA构造 两个 FIFO，前 - 个 FIFO存 储 采 样 得 到 的数 据 ，后 - 个FIFO存 储 经预 处 理后 的数 据 。通 过 软件算 法 对 存储 在FIFO 中的数 据进 行预 处理 (如滤 波等)，以减 少后 期处 理的 数据 量 。A/D采样 控制 及 FIFO存 储 的 FPGA 原理 框图 如图 5所示 。

采 样 数 据 的输 入 与 FIFO的 输 出 波形 如 图 6所 示 。

由图 6可 知 ，FIFO能在 写 信号 的控 制 下存储 采 样数 据 ，GND图 3 AD9240采样 电路《电子技术应用》2013年 第39卷 第6期JP5I 23 4S 67 89 10 l2t3 i4t5 617 i819 2021 2223 2425 2fi27 28∞ 303t 3233 3435 3637 3839 4O并 能在读 信 号 的控制 下 读取 所存储 的数 据 。

3.2.3 串 口通信经过 预 处 理 的数 据需 要 通过 FPGA 的 串 口传 输 到计 算 机上做 进- 步 的处 理 。本 系统 把串 口设计 成 可 同时 收发 的双 工串 口 ，既可 以 由 FPGA 向计 算机传 输数 据 ，也 可 以 由计 算 机向 FPGA 发 送 系 统 的 启 动 信号 ，其 FPGA原 理 框 图 如 图 7所示 。

4 数据 采集 系统实验采 样 数 据 传 输 到 计 算 机后 ，需 将 采样 的数 字 信号 转换为 实 际 电 压 的 大 小 。 由 于AD9240是 14 bit的 A/D 转 换25Embedded TechnologyCLKGplo[2sRPI [11.24]sw[o]1SW[2]CLOCK 1SW[3CL0Cl(2AD924OwrdrccLIkK W C图 da.ta-inrdreq图 dat.a-OutrStCLKRESETRXD图 5 A/D采样控制及 FIFO原理框 图图 6 采样数据输入与 FIFO输 出图024 kHz，8 48 kHZ，16fo96 kHz，32 192 kHz，64fo384 kHz，阻抗模型设 为 1.92 k1)的纯电阻，系统 的采样 频率 设为 6.25 MHz。测 试结 果如 图 9所示 。图 9(a)为 由示 波器 显示 的原 始信号 波形图 ，图 9(b)为采样 信号 的波形 图 。图 10(a)为原始信号 的频谱 图 ，图 10(b)为采样信号 的频谱图 。由 图 9和 图 10可 以看 出 ，采 集 系统能 正确地采样 walsh函数产生的多频激励信号。

图7 串 口的 FPGA原理框图器 ，且 输 入电压 范 围设 定 为-2.5 V～2.5 V之 间 ，故数 据换 算关 系如 式 (3)所示 ：UiUo/2 ×5-2.5 f31为了验证数据采集系统的正确性 ，采用如图 8所示的实 验方 案 。图 中示 波器显 示原 始 波形 ，便 于与 采集 系统 的采样 波形进 行对 比。

图 8 测 量方 案 示 意 图实 验 中 ，Walsh函数 信 号 源 产 生 7阶 同 时 多 频 激励信号 ，信号是峰峰值为 2.5 mA的恒定 电流 ，信号基频 设为 6 kHz，其他谐波信号分别为： 12 kHz， 26 欢 迎 网 上 投 稿 .corn(a)示波器显示 的原始信号波形采样 点(b)信号采集系统采样的信号波形图 9 原始信号和采样信号波形图频 率/Hz(a)原始信号频 潜频率 /Hz(b)采样信号频谱图 1O 原信号频谱和采样信号频谱图本文 设 计 了基 于 Walsh函数 的 同时 多频 信 号 采 集系统 。实 验 结 果 表 明 ，系统 能 够 有 效 地 采 样 输 入 的 同时 多 频 信 号 ，数 据 经 串 口传 输 到 计 算 机 后 可 以方 便地 恢 复 出 原 始 波 形 。该 系统 满 足 MFOT-BEIT的测 量要 求 。

(下转第 30页)《电子技术应用》2013年 第39卷 第6期Embedded Technology由表 2可知 ，消 息 队列方 案 的通信 速 度稍 快 于通知方 案 ，且本 设计 中程序 计算 的 中间结果 存储 在 内部共 享存 储 中 ，需 要使 用 核 间通 信传 输 中 间结 果 的指 针 ，通 知方案 的 32 bit固定 负 载不 能满 足需 求 。 因此 ，本 设计 选择消息队列方案实现核间通信 。

3.3 超声成 像算 法的 多核实 现为 了平 衡各 DSP核任务 的 时间消 耗 ，根据 表 1的评估 结果 ，将 包络 检测 算法 放在 CORE0核 执行 ，将动 态 压缩 算 法放 在 CORE1核执 行 ，将 频率 复合 和行 滤 波算 法合并到-起放在 CORE2核上执行。因此，本设计需要使用 TMS320C6678的 3个 DSP核 以流水 方 式 进行 数 据 处理 。3个 DSP核 间的数据 流水 和消息 传递 如图 6所 示 。

EDMA CORE0 COREI CORE2 EDMA遮 塑堡 lEDMA读人 动态 频率复合l兰些垫堡， 包络检测l l压缩l l行滤波l 消息 f l 消息 f图 6 3个 DSP核 的运 行 流 程以 Core1为例，其程序基本流程为：①初始化消息队列方案用到的资源 ；②使用 MessageQ-get函数等待 CORE0传递来 的消息 ；⑧用 动态 压缩算 法处 理从 CORE0导人 的数据 ；④使 用 MessageQput函数 向 CORE2发送消 息 ；( 使用 MessageQget函数 等待 下 -个 由 CORE0传递 来的 肖息 。

经 验证 ，在 -次处 理 8条扫 描线 的情 况下 ，3个 DSP核 各 自运行 的时 间如表 3所示 。

在对 数据 进行 流水 处理 时 ，任 务完 成所 需 时 间等于耗 时最 多 的 CORE0所用 时 间 。因此 ，在 3个 DSP核 上运行 的时问消耗为在单 个 DSP核上 时间消耗 的 42%。在这种 并 行 设 计 下 ，DSP每秒 钟 可 以处 理 约 40帧 尺 寸 为512X1 024的图像 。