一种表面压力数据记录器的设计与实现

本资料包含pdf文件1个，下载需要1积分

Design and Implementation of Surface Pressure Data RecorderLI Shi-zhao，W EN Feng，YAO Zong(Key Laboratory of Instrumentation Science and Dynamic Measurement，Ministry of Education，Noah University ofChina，Taiyuan 030051，China)Abstract：An FPGA-based multi-channel diference signal data recorder was introduced.The diference sign al that thesurface pressure sensor outputs was amplified by the instrumentation amplifer AD623 and then conversed into a dig-ital signal by ADC.The FPGA as the main controler records the date into FLASH chip.The recorder was devidedinto multi sections in order to colect data more times in succession.The recorder was powered by lithium batteries，low cost and high reliability。

Key words：FPGA；FLASH recorder；diference sign al；AD623；battery-powered system2O世纪90年代初，各航天大国开始研制固态数据记录器 SSR(solid state recorder)t l↑年来 ，现成编程门阵列 FPGA具有高集成度、高效率、设计灵活以及功耗低等特点，被广泛应用到数据采集记录系统中[21。根据课题的要求，设计了-种基于FPGA的、用于采集存储某物体水池 自由航行试验中的、表面液体压力参数的数据记录器〖虑到使用环境的特殊性，将 FLASH存储单元划分为 16个独立的区域，以使记录器可连续进行 16次采集存储试验，并使试验得到的数据依次存储到已经定义好的 16个区内.各个区内的原始数据可通过上位机按区号选择读出。

1 硬件电路设计记录器由外部启动触点启动上电。由LM334给外部 8路表压传感器提供恒流源激励。传感器输入的差分信号先经过仪表放大器 AD623调理后 ，送入8选 1模拟开关 ADG706选通输出，再通过跟随、分压、跟随电路调理后送人AD7667模数转换，转换后的数字量由FPGA控制编帧并存入 FLASH芯片中。

收稿 日期：2012-08-28：修订 日期：2012-11-15作者简介：李士照(1986-)，男，在读硕士研究生，研究方向为电路与系统；文丰(1977-)，男 ，在读博士，副教授 ，研究方向为动态测试技术与智能仪器；姚宗(1983-)，男，硕士，研究方向为高速数据采集等。

田当接收到时统触点信号后 ，采编制数清零 ，并且时统信号具有自保持功能。记录器总体框图如图 1所示。

- - - - - - - - - - - - - - - - - - - - - - - - - - - - - 丽路表压传感器8路仪表放大器电池I J图 1 记录器总体框图Fig.1 Structure diagram of the recorder1.1 压力传感器恒流源激励电路设计本设计选用国家半导体公司生产的三端可调恒流源 LM334为压力传感器提供 1.5 mA的恒流激励源。该器件在工作电流内恒流源可调范围比为1000：1，并且具有(140)V 的动态电压范围，恒流特性非常好 3。由于 LM334为正温度系数 (约0.23mV/C)器件 ，可利用正向偏压为负温度系数(约为-2.5 mV/C)二极管 IN457作为温度补偿。如图2所示，当R4/R3lO时。LM334的温度系数近似为零。

II1 I.M334--V图 2 恒流源激 励电路Fig.2 Constant current source of driving circuit根据 lset1.5 mA0.134V/R3，得出R388.7 Q时构成 1.5 mA恒流源。为了降低温漂大小，电阻R3、R4应该选用低温度系数电阻〖虑到传感器最大输出阻抗为 4 kD.，产生的共模电压达 6 V，根据LM334最小供电压差 2.5 V的要求。此处采用9 V电源作为 LM334的供电输入。

1.2 差分信号放大电路及AD转换电路设计AD623是-个集成单电源仪表放大器，如图3所示。AD623能在单电源(3 V～12 V)下提供满电自动亿与仪表 zo13(1)源幅度的输出。允许使用单个增益设置电阻进行增益编程，以得到良好的用户灵活性。低功耗(3 V时1.5 mW)、宽电源电压范围、满电源幅度输出，使AD623成为电池供电系统的理想选择l4J。

传感器输出传感器输出-U17 1图 3 AD623放大 电路Fig.3 Amplifying circuit with AD623记录器选用的8路表压传感器内部为惠斯通电桥结构，输出为差分信号 ，输人输出阻抗典型值为3.5 kD，，最大值为4 k 。传感器真空下的零位输出为±1O mV，满量程输出为 120 mV25 mV。得出传感器的信号输出范围-10 mV～145 mV.要将其调理到0-5 V送给采集电路，设计放大倍数为 30.4倍，可得信号输出范围为-0.304 V-4.408 V，参考电压设为O.5 v，则最终信号调理输出范围为0.196V 4.908 V。同时，考虑到 AD623的电压输入范围为(Us-1.5 V)，此处也采用9 V供电。为了保持增益的高稳定性，避免高的增益漂移，应选择低温度系数的电阻。去耦电容最好选用 0.1 F的瓷片电容和10 F的钽电解电容，并在PCB布板时将去耦电容靠近9 V管脚放置以达到更好的去耦效果f 5l。

由于所采信号为缓变信号，因此采用多级模拟开关和单 AD配合来对信号进行采样。这样既节省了AD数量也缩小了PCB板面积。最终采用的8通道 AD转换电路如图4所示。8路信号经 8选 1模拟开关 ADG706选通输出的0.196 V-4.908 V信号经过运放跟随后分压到O.98 V-2.45 V，再经电压跟随到AD7667的模拟输入端。上述过程模拟开关进行通道选择和 AD转换由FPGA逻辑控制并最终把采集到的数据按轴构编煮进行打包存储到FLASH芯片中。

1.3 启动、时统信号接口电路设计启动、时统信号均为无源触点，启动触点要求闭合(不小于2 s)后系统上电，并具有 自保持功能，启动信号接口电路如图5所示。

选用 的电源芯 片为低 噪声 线性 调节 电源TPS7A4901，输出电流为 100 mA时压差为 260 mV。

为低压差电源芯片。最大输出电流为 150 mA[3]，满足田-～---上位机 - 图 4 8通道 AD转换电路Fig.4 AD conversion circuit with 8 channels图 5 启动信号接口电路Fig.5 Interface circuit of starting signal系统要求。网标 2BATG1为锂电池组(2块锂电池串联)的正端，当启动触点闭合，电池电源对电容充电以建立电压，当电压达到电源芯片使能端有效阈值2.4V时，电源芯片输出工作电源.系统上电，同时内部控制器 FPGA产生有效使能信号 ENVCC完成供电自保持。

为了使启动触点置于水中时而不会导致记录器误启动。即启动触点之间的阻抗为试验水池中水的阻抗时 TPSTA4901的使能端 EN处的电压要低于阈值电压 2.4 V。用万用表测出水的阻抗，再根据分压原理.R30R31R32的阻值设计为 2.2 kn经分压后不会导致记录器误启动。

时统信号接口电路采用隔离光耦来实现，电路组成原理如图6所示。当ST-与ST处于断开状态时，HCPL0631的 l管脚为低电平，内部发光二极管及光敏三极管均不导通.此时控制器 FPGA接收到无效的高电平。当ST-与 ST闭合时，HCPL0631的1管脚为高电平，点亮 HCPL0631内部的发光二极管，HCPL0631内部光敏三极管导通，此时控制器 FPGA接收到低电平有效的时统信号。

田图 6 时统信号接口电路Fig.6 Interface circuit of timing signal1.4 FPGA及 FLASH拈由于记录器安装空间的限制，决定了PCB板的尺寸要校现成编程门阵列 FPGA具有高集成度、丰富的输入输出管脚和宏单元等特点，所以本系统选用 FPGA作为中心逻辑控制器。经查阅，XILINX公司的XC2S30具有封装小(VQ100封装)、功耗低的特点，是本系统的理想选择。

根据记录器帧格式与采样率可计算出记录器-次上电记录数据量为 3.1 MBytes。所以设计每区4MBytes，16个区域共64 Mbytes的容量。为保证冗余设计。该存储芯片选用三星公司的K9KAG08UOM，存储容量为 2 GByte[6]。

2 记录器逻辑设计2.1 采样数据轴构设计8路表压信号的采样率均为 5 Ksps.设计采样帧格式如表 1所示。

表 1 采样数据轴构Tab.1 Frame structure of sample datas共 8路采样通道.各个通道采样率及帧采样率均为 5Ksps，每个通道为 16位，在最后-个通道采样后添加 5字节制数勤务信号 idh、idm、idl、EB、90，勤务信号不占据采样时间。通道名 BY1～BY8为8路表面压力信号。

2.2 记录器控制信号逻辑设计记录器控制信号包括：USB在线指令(ONLINE)、系统复位指令(RST)、数据下传读请求(REQ)、数据擦除指令(ERASE)，其逻辑关系如表2所示。由于 USB在线指令是通过硬件高低电平实现的，因此用1”表示 USB未连接 、不在线，用0”表示 USB已连接、在线。其余指令是上位机下发的串行控制指令，表中用有效、无效来表示指令是否下发。 (下转第60页)